三中三蓝姐平码论坛|单个平码猜中多少倍
 
 
  栏目搜索
 
 
 
 

基于FPGA和USB的高速数据传输记录及显示系统

更新日期2006-09-16  作者王国媚    来源国外电子元器件

   摘要提出了一种基于FPGA和USB的高速数据传输记录及显示系统的设计方案并对其中的低电压差分信号LVDS传输方式FPGA功能模块以及USB传输模块等进行了介绍该系统不但可以快速方便的传输记录及显示雷达数据形成分机的数据还具?#20449;?#26029;数据帧头错误帧长度错误的功能

    关键词FPGAUSBLVDS数据传输

?#34180;?#27010;述

雷达数据形成分机具有数据量大传输速率高帧格式固定等特点目前用于雷达数据传输的一般有Уã总线和网卡其中位的Уã接口数据传输速?#39318;?#22823;可?#28304;?#21040;?#20445;停?#32780;目前广泛采用的以太网卡的最大传输速率达到?#20445;停?#34429;然这两者的传输速度完全可以满足要求但是它们存在安装繁琐受计算机插槽数量和地址中断资源限制等弱点գӣ£գ ӣ £是一种通用串行总线具有即插即用可热插拔使用方便成本低的特点其գӣ?#20445;?#33021;提供?#20445;停⣷w?#30340;全速速率或?#20445;停⣷w?#30340;低速速率而գӣ£ 则可以支持?#20572;⣷w?#30340;高速传输速率因此在高速数据传输记录及显示系统中考虑到需要方便灵活地与计算机通信可采用գӣ通讯方式来对雷达数据形成分机进行检测

设计方案

整个系统主要由低电压差分信号̣?#27169;?a href='http://www.chram.tw/elec_article/4' target=_blank>接口电路基于ƣУǣ的高速数据缓存判断数据错误模块գӣ传输模块和计算机组成其系统结构框图如图所示当低电压差分信号接口电路把接收的雷达数据形成分机数据送入ƣУǣ缓存后该信息便可通过գӣ接口进行传输记录并在计算机上显示该系统由低电压差分信号驱动芯片?#27169;ѹ̣保?#21457;送器 ?#27169;ѹ̣?#25509;收器控制芯片أã֣գӣ控制芯片ã?#20445;ƣ?#24635;线驱动器芯片ȣã组成

?#22330;?#31995;统功能及硬件实现

本系统主要由低电压差分信号传输接口ƣУǣ功能模块和գӣ传输模块三部分构成

低电压差分信号传输接口

低电压差分信号̣?#27169;Ѩ̣P?֣ ?#27169;飋壝}?ӣ죩标准是一种用于高速数据传输的物理层接口标准由于电压信号摆幅?#31995;停?#32780;且可提供电流模式驱动输出因此̣?#27169;?技术只产生极低的噪音而且功耗也极低甚至不论频率高低功耗几乎不变此外由于̣?#27169;?#26159;以差分方式传送数据因此不?#36164;?#20849;模噪音影响由于具有超高速?#20445;⣯?#20018;行传输低功耗及低电磁辐射的特性低电压差分信号传输是在铜介质上实现千兆位级高速通信的优先方案可用于服务器可堆垒集线器无线基站ԣ交换机及高分辨率显示等也可用于通信系统的设计美国国家半导体公司的?#27169;ѹ̣?#21644;?#27169;ѹ̣?#26159;高?#38405;?#30340;?#20572;ϣ?#20302;功耗低电压差分信号驱动器采用供电可支持大于?#20572;⣷w?#30340;数据率满足Σӣɣԣɣţɣ标准其中?#27169;ѹ̣?#21487;实现四路低电压ԣԣ信号转低电压差分信号而?#27169;ѹ̣?#21017;可实现四路低电压差分信号转低电压ԣԣ信号

ƣУǣ功能模块

设计采用أ公司的ƣУǣƣ У- 现场可编程门阵列芯片أã֣来实现高速数据缓存أã֣属于֣-ɣ系列是一种高密度高?#38405;?#30340;ƣУǣأã֣可通过ʣԣ接口实现在线编程它采用?#20445;?#21644;?#20445;?#28151;合工艺设计内核电压为?#20445;?#20302;功?#27169;?#21487;支持多种接口标准内部时钟频率可达?#20572;x?#37319;用专门的在系统可编程Уңϣ芯片?#20445;?#36827;?#20449;?#32622;

    ƣУǣ的主要功能是高速数据缓存及判断传输数据帧头错误帧长度错误具体说明如下

?#20445;?#39640;速数据缓存

雷达数据形成分机以?#20445;停x?#30340;频率每秒发送帧每帧字节的数据将如此高速大量的数据进行准确无误的缓存是本系统的技术难点之一本方案将数据形成分机送过来的数据先放在ƣУǣ的异步ƣɣƣϣƣ ɣ ƣ ϣ存储器里ƣɣƣ存储器同时要有与数据形成分机及գӣ的接口且两接口操作互不干涉以提高数据吞吐率根据ƣɣƣ存储器的ƣ和ţ标志可判断存储器全满或空ƣɣƣ存储器的特点是不需要地址寻址可简化控制信号数据写入和读出不依赖于数据速率可以慢写快读也可快写满读进行数据宽度和存储深度的扩展不会增加额外的时间延迟因此满足了上述要求

数据形成分机发送的数据包括?#20445;?£并行数据信号?#27169;?#25968;据?#34892;?#26631;志信号ƣ硢时钟信号ã及复位信号ң图为数据形成分机与ƣУǣ数据传输接口时序图其中ң为清零信号除ԣ时间外均保持低电平ƣ信号高电平?#20013;?#26102;间为̣󣻣ã为?#20445;停x?#30340;读时钟ƣУǣ接收到数据形成分机发来的数据?#34892;?#26631;志信号ƣ后将首?#28909;?#23450;数据帧头然后以?#20445;停x?#30340;时钟频率ã读?#20445;?£并行数据信号?#27169;?#24182;存储在ƣɣƣ存储器中以等待գӣ控制芯片取走

判断帧数据错误

数据形成分机发送过来的每帧数据的帧头帧长度是固定的ƣУǣ对接收的每一帧数据都需要判断帧头及帧长度是否错误每出现一?#26410;?#35823;ƣ-ǣ会对其进行一次累加对应产生一个脉冲然后将其用ȣã驱动后分别接̣ţ显示灯就可以二进制方式显示错误次数

գӣ传输模块

通过գӣ传输模块可把存在ƣɣƣ存储器里的数据传送给计算机并记录下来本设计采用ã公司的ã?#20445;?#31995;列գӣ控制芯片ã?#20445;ƣã保ƣ?#26159;将微控制器和գӣ控制器集成在一起的芯片完全符合գӣ?#20445;?#35268;范最大传输速度可达?#20445;停⣷w󡣣ã保ƣ?#30340;运行指令采用流水线结构机器周期由标准的?#20445;?#20010;系统时钟周期降为一个系统时钟周期处理能力大大提高它还内嵌ʣԣ调试电路可在系统编程和调试等ƣУǣ与ã?#20445;ƣ?#20043;间的具体连接控制框图如图所示

当У机向ã?#20445;ƣ?#21457;出接收数据的命令后ã?#20445;ƣ?#20415;可给ƣУǣ发控制信号以使ƣУǣ在下一帧数据开始时打开ƣɣƣ?#35789;?#33021;数据形成分机通过写操作不断将数据存入ƣɣƣ存储器当ƣɣƣ存储器中的数据达到一帧时ƣ标志?#34892;?#21521;ã?#20445;ƣ?#35831;求中断并将?#35789;?#33021;关闭读使能打开ã?#20445;ƣ?#21709;应中断后将以ạ̃时钟频?#35782;ƣ?ƣ存储器中的数据?#27169;ԣ?#27599;读完一帧ƣɣƣ存储器的读使能关闭?#35789;?#33021;打开同时接收下一帧数据直到У机发停止命令或接收完要求的帧数

?#30784;?#36719;件设计

ã?#20445;ƣ?#20013;的内核不但与?#20572;ãѭ?#25351;令完全兼容而且ã公司的工具包还为其提供了基于ף的գӣ总线驱动程序和功能驱动程序这样用户就可?#28304;?#28902;琐的驱动程序开发中解脱出来从而大大减少开发时间风险和成本

本系统软件设计由两部分组成动态链接库和应用程序动态链接库负责与内核的գӣ功能驱动程序通信并接收应用程序的各种操作请求而应用程序则负责对传输数据进行记录显示并实时显示数据传输的状态

动态链接库的工作原理如下当它收?#25509;?#29992;程序的数据传输请求后会创建两个线程数据传输线程和记录显示线程其中数据传输线程负责将数据写?#25509;?#29992;程序要提交的内存而记录显示线程则负责给应用程序发送记录和显示消息当应用程序接收到此消息后便从它提交的内存中读取数据并存盘和显示

用户态应用程序的主要功能是开启或关闭գӣ设备检测գӣ设备设置数据传输帧数通过գӣ接口传输记录并显示数据实时显示数据传输的状态包括帧数字节数等其应用程序主流程图如图?#27492;?#31034;

设计的应用软件基于ף系统并采用֣作为软件开发环境这样可以利用现有的软件资源来缩短软件开发周期同时可提供一个友好美观清晰操作简单的图形使用界面访问գӣ接口时调用ף У函数能及时方便地与系统的գӣ控制芯片进行通信并且可以将传输来的数据保存并显示在计算机上

结束语

本文设计的基于ƣУǣ和գӣ的高速数据传输记录系统不但具有体积小功耗低成本低使用灵活方便硬件电路简单可在线更新等特点而?#19968;?#20805;分利用了微机的资源因而易开发且扩展性好目前本系统已投入实际应用之中基本能达到高速数据传输记录及显示的要求具有较高的实用价值

 etyjtykjuy
 
ƽ̳